



**MINISTÉRIO DA EDUCAÇÃO
SECRETARIA DE EDUCAÇÃO PROFISSIONAL E TECNOLÓGICA
INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE MINAS GERAIS
REITORIA/GABINETE**

Avenida Professor Mário Werneck, 2.590 – Bairro Buritis – Belo Horizonte – Minas Gerais – CEP: 30.575-180

**CONCURSO PÚBLICO DE PROVAS E TÍTULOS
EDITAL ESPECÍFICO 086/2018 - CAMPUS RIBEIRÃO DAS NEVES**


**PROVA OBJETIVA - PROFESSOR EBT
ÁREA/DISCIPLINA: ELETROELETRÔNICA**

ORIENTAÇÕES:

1. Não abra o caderno de questões até que a autorização seja dada pelos Aplicadores;
2. A interpretação das questões é parte do processo de avaliação, não sendo permitidas perguntas aos Aplicadores de prova;
3. Nesta prova, as questões são de múltipla escolha, com cinco alternativas cada uma, sempre na sequência a, b, c, d, e, das quais somente uma é correta;
4. As respostas deverão ser repassadas ao cartão-resposta utilizando caneta na cor azul ou preta dentro do prazo estabelecido para realização da prova, previsto em Edital;
5. Observe a forma correta de preenchimento do cartão-resposta, pois apenas ele será levado em consideração na correção;
6. Não haverá substituição do cartão resposta por erro de preenchimento ou por rasuras feitas pelo candidato;
7. A marcação de mais de uma alternativa em uma mesma questão levará a anulação da mesma;
8. Não são permitidas consultas, empréstimos e comunicação entre os candidatos;
9. Ao concluir as provas, permaneça em seu lugar e comunique ao Aplicador de Prova. Aguarde a autorização para devolver o cartão resposta, devidamente assinado em local indicado. Não há necessidade de devolver o caderno de prova;
10. O candidato não poderá sair da sala de aplicação antes que tenha se passado 1h00min do início da aplicação das provas. Só será permitido que o candidato leve o caderno de prova objetiva após 4h00min de seu início;
11. Os três últimos candidatos deverão permanecer em sala até o fechamento da ata e assinatura dos mesmo para fechamento da sala de aplicação.

QUESTÃO 01

Considere o circuito abaixo e as afirmativas a seguir:




- I. A tensão de pico no resistor de $10\text{ k}\Omega$ do semiciclo negativo é de $-5,6\text{ V}$
- II. A tensão de pico no resistor de $10\text{ k}\Omega$ do semiciclo positivo é de $5,6\text{ V}$
- III. A tensão de pico no resistor de $10\text{ k}\Omega$ do semiciclo negativo é aproximadamente $-0,7\text{ V}$
- IV. A tensão de pico no resistor de $10\text{ k}\Omega$ do semiciclo negativo é aproximadamente -10 V
- V. A tensão de pico no resistor de $10\text{ k}\Omega$ do semiciclo positivo é aproximadamente $0,7\text{ V}$

Está(ão) correta(s) a(s) afirmação(ões):

- a. As afirmativas I e IV estão corretas.
- b. As afirmativas II, III estão corretas.
- c. As afirmativas II e V estão corretas.
- d. As afirmativas II e IV estão corretas.
- e. As afirmativas III e IV estão corretas.

QUESTÃO 02

Considere o circuito abaixo e as afirmativas a seguir. Trata-se de um circuito retificador de onda completa que fornece a carga resistiva uma tensão em c.c. com ondulação menor do que 15%:



- I. Para se obter uma retificação em onda completa é necessário no mínimo 6 diodos retificadores e demais componentes.
- II. Para se obter uma retificação em onda completa é necessário apenas 2 diodos e demais componentes.
- III. O Fator de Potência na rede c.a. é unitário devido a carga resistiva da figura.
- IV. A tensão retificada possui ondulação (ripple) de 360 Hz ($6 \times 60\text{Hz}$).


Está(ão) correta(s) a(s) afirmação(ões):

- a. As afirmativas I, III e IV estão corretas.
- b. As afirmativas II, III estão corretas
- c. As afirmativas I e IV estão corretas
- d. As afirmativas II e IV estão corretas
- e. Apenas a afirmativa II está correta.

QUESTÃO 03

O transistor consiste de duas junções pn, a junção emissor base e a junção coletor base. Dependendo das condições de polarização (direta ou reversa) de cada junção, diferentes modos de operação do transistor são obtidos: modo ativo, corte e saturação (SEDRA, A. S., 2007).

Considere o circuito apresentado:




Considerado $\beta=100$ para os transistores Q1 e Q2, é correto afirmar:

- a. O transistor Q2 está na região ativa e o transistor Q1 em corte.
- b. O transistor Q1 está na região ativa e o transistor Q2 na região de corte.
- c. O transistor Q1 está na região saturação e o transistor Q2 na região de corte.
- d. O transistor Q2 está na região saturação e o transistor Q1 em corte.
- e. Os transistores Q1 e Q2 estão na região de corte.

QUESTÃO 04

A configuração emissor comum é a mais usada de todas as configurações de amplificadores com Transistores Bipolar de Junção (TBJ) (SEDRA, A. S., 2007). Considere a figura abaixo:




São características do transistor amplificador emissor comum, **exceto**:

- Alto ganho de corrente do amplificador.
- Ganho de tensão do amplificador é fortemente dependente do fator Beta (β).
- Alto ganho de tensão do amplificador.
- Impedância de saída baixa.
- Impedância de entrada baixa para moderada.

QUESTÃO 05

Os transistores de efeito de campo Qp e Qn apresentados na figura abaixo possuem características perfeitamente casadas, ou seja, $k'_n \left(\frac{W_n}{L_n}\right) = k'_p \left(\frac{W_p}{L_p}\right) = 1 \text{ mA/V}^2$ e $V_{tn} = -V_{tp} = 1 \text{ V}$, onde k' é a transcondutância do MOSFET, W é a largura do canal, L o comprimento do canal e V_t a tensão de threshold.



Sobre este circuito, considere as afirmativas a seguir:


- I. Quando $V_i = 0$, a tensão V_o é aproximadamente igual a zero pois $I_{DP} = I_{DN} = 0$.
- II. Quando $V_i = -2,5 \text{ V}$ a Tensão de saída V_o é negativa.
- III. Quando $V_i = 2,5 \text{ V}$ a Tensão de saída V_o é positiva.

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I e II.
- b. II e III.
- c. I.
- d. II.
- e. Nenhuma.

QUESTÃO 06

Considere o circuito amplificador de estágio simples com MOSFET apresentado abaixo:



Todas as alternativas são corretas, **exceto**:

- O ganho de tensão desta configuração é aproximadamente unitário podendo ser ligeiramente superior ou inferior a este valor dependendo dos componentes utilizados.
- O amplificador de estágio simples apresentado é chamado de dreno comum, pois, o dreno é aterrado para o circuito de corrente alternada.
- Possui uma elevada impedância de entrada e baixa impedância de saída.
- Este amplificador de estágio simples é popularmente conhecido como seguidor de tensão pois a tensão de saída é aproximadamente igual a tensão de entrada.
- A impedância de saída equivale a aproximadamente o inverso da transcondutância g_m , que é o parâmetro que relaciona a corrente no dreno (I_d) e a tensão porta-fonte (V_{gs}).

QUESTÃO 07

O conversor Flyback é um conversor c.c - c.c. isolado, amplamente empregado como bloco essencial de vários equipamentos eletrônicos. Entre eles pode se citar as fontes de computadores e notebooks, circuito de carregadores de celulares e circuitos de deflexão de tubos de raios catódicos como os de osciloscópios e televisores. Do ponto de vista clássico, para esta topologia pode se afirmar o seguinte:

- I. O uso de transformadores de alta frequência diminui seu peso, volume e custo;
- II. O valor de sua tensão de saída depende da razão cíclica, definida como a relação entre o tempo que o dispositivo semicondutor se encontra ligado e o intervalo total de comutação;
- III. O valor de sua tensão de saída independe da relação de espiras do transformador;
- IV. Em sua operação normal o conversor faz uso de um único quadrante da característica magnética B-H (Densidade de Fluxo x Intensidade de campo) do transformador;
- V. A topologia sofre notadamente com problemas de desmagnetização do transformador, que o levam invariavelmente a saturação.

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I, III e V.
- b. I, II e IV.
- c. II, IV e V.
- d. I e IV.
- e. Todas as alternativas.

QUESTÃO 08

Os conversores c.c. - c.c. são normalmente empregados em equipamentos de controle de velocidade de motores c.c. e como reguladores de tensão no estágio intermediário de fontes de c.c. . Tais topologias podem ser isoladas por transformadores de alta frequência, ou não. Sobre os conversores c.c.-c.c. pode se afirmar o seguinte:

- I. Os dispositivos semicondutores podem operar exclusivamente na região ativa ou em corte ou saturação;
- II. O conversor Buck é um conversor c.c.-c.c. cuja a tensão de saída é proporcional a razão cíclica (ciclo de trabalho da chave) em todos os três modos de condução contínua, crítica e descontínua;
- III. O conversor Boost é um conversor elevador de tensão cujo valor da tensão de saída é inversamente proporcional ao tempo de desligamento dos dispositivos semicondutores, apenas nos modos de condução contínua e crítica;
- IV. O conversor Buck-boost pode ser considerado como tendo a entrada em tensão e saída em corrente;
- V. O conversor Flyback é derivado do conversor Buck-boost e por isso pode operar como abaixador de tensão.


Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I e IV.
- b. I, II e IV.
- c. I, III e V.
- d. II, IV e V.
- e. Todas as alternativas.

QUESTÃO 09

Enunciado da questão:


O circuito abaixo trata-se de um contador assíncrono de contagem de 0 a 5 em binário (000 a 101). Para tal, a expressão de X em função dos estados Q2, Q1, Q0 (bloco em destaque) deve garantir este módulo de contagem.



Qual das alternativas representa o circuito da expressão correta para X no problema supracitado? Considere a inicialização em Start.

- | | |
|----|--|
| a. | |
| b. | |
| c. | |
| d. | |
| e. | |

QUESTÃO 10



Considerando o contador síncrono do circuito acima onde a saída Q1 (flip-flop mais a esquerda) é o bit mais significativo e a saída Q0 é o bit menos significativo. Qual diagrama de estados abaixo representa o ciclo de contagem do circuito? Considere que o início da contagem se dá a partir de um pulso de nível lógico 0 (mantendo 1 em regime) no barramento de Start.

- a.
- b.
- c.
- d.
- e.

QUESTÃO 11

O Inversor de Frequência em Ponte Completa converte tensão contínua em alternada, sendo normalmente utilizado em aplicações de alimentação e acionamento de cargas c.a. monofásicas ou em associações série ou paralelo destes inversores para a obtenção de estruturas complexas de maior nível de tensão e potência. Neste caso, para esta topologia, pode se afirmar o seguinte:

- I. O inversor em ponte completa possui a desvantagem da necessidade de dobro dispositivos semicondutores de potência de um inversor em meia ponte, produzindo o dobro da amplitude da tensão de saída de um inversor em meia ponte para a mesma tensão de c.c. de entrada.
- II. O inversor em ponte completa permite o uso mais técnicas de comando e modulação como vantagem em relação inversor em meia ponte.
- III. O emprego do comando em onda quadrada em inversor em ponte completa permite apenas o controle da frequência da onda de tensão de saída sintetizada.
- IV. O emprego do cancelamento de tensão em inversor em ponte completa permite o controle de ambas a amplitude e frequência da onda de tensão de saída sintetizada, não podendo contudo, ser aplicada em um inversor em meia ponte.
- V. A estrutura em ponte completa pode ser utilizada também na conversão c.c.-c.c. e na conversão c.a.-c.c. .

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I e V.
- b. I, III e IV.
- c. I, III e V.
- d. II, IV e V.
- e. Todas as alternativas.

QUESTÃO 12

Inversores de Frequência são hoje amplamente utilizados na indústria para acionamento de motores c.a. a velocidade variável. Estas estruturas convertem tensão e/ou corrente contínua em alternada. Comandadas por uma técnica de modulação adequada para estas topologias, do ponto de vista clássico, se pode afirmar o seguinte:

- I. O inversor sintetiza sempre tensões e/ou correntes de saída perfeitamente senoidais na frequência e amplitude ditadas pelo sinal de referência do controle, mais um certo conteúdo harmônico;
- II. O aumento da frequência de comutação do inversor aproxima da frequência fundamental sintetizada, o conteúdo harmônico originado no processo;
- III. Variações na frequência de comutação não interferem na eficiência do inversor;
- IV. Devido a limitações das tecnologias de dispositivos semicondutores de potência e chaves, os inversores de frequência operam apenas na faixa de baixa tensão industrial (até 1kV, IEEE 1623-2004);
- V. Diversas técnicas, como o comando em onda quadrada, podem ser utilizadas na síntese das tensões e correntes de um inversor de frequência.

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I e V.
- b. I, II e IV.
- c. I, III e V.
- d. II, IV e V.
- e. Todas as alternativas.

QUESTÃO 13

O microcontrolador MCS-51 da Intel (8051) possui uma variedade de modos de endereçamento rápidos para acessar diferentes posições da memória, como por exemplo: endereçamento imediato, por registrador, direto e indireto por registrador. Estes endereçamentos podem ser usados para movimentação de dados ou até mesmo em operações na unidade lógica aritmética (ULA). Principalmente quando a ULA é utilizada, o registrador PSW (Program Status Word) é alterado para, por exemplo, possibilitar o sistema tomar decisões. O PSW é um registrador de 8 bits e possui a seguinte configuração:

PSW

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
C	AC	FO	RS1	RS2	OV	-	P

Onde C (Carry bit), AC (Auxiliar carry bit), OV (Overflow bit) e P(Parity bit) são afetados quando utilizadas, por exemplo, instruções aritméticas como soma. (Gimenez, 2002)

Os opcodes apresentados abaixo fazem uso dos modos de endereçamento:

MOV R0,#70h

MOV A,#0Fh

MOV 70h,#71h

ADD A,@R0

Considerando o estado lógico dos registradores envolvidos neste programa inicialmente igual a zero, é correto afirmar que o estado lógico do registrador PSW ao fim da execução deste código apresentado, é:

- a. 0x01.
- b. 0x05.
- c. 0x40.
- d. 0x41.
- e. 0x45.

QUESTÃO 14

O compilador PCWH da CCS é um ambiente integrado de desenvolvimento (IDE) pra o sistema operacional Windows e suporta toda linha de microprocessadores PIC (PIC12, PIC14, PIC16 e PIC18). (Pereira, F, 2003)

Neste contexto, sobre programação em C de microcontroladores PIC considere as afirmativas a seguir:

- I. A cláusula BREAK fará com que o laço de repetição (for) seja prematuramente encerrado, diferente da cláusula CONTINUE que interrompe apenas o ciclo atual, fazendo com que ocorra um novo ciclo.
- II. O * é um operador utilizado para retornar o conteúdo da posição de memória endereçado pelo operando que o segue e o & é um operador utilizado para retornar o endereço de memória do seu operando.
- III. O modificador STATIC determina ao compilador que a variável ocupará uma posição permanente na memória, mesmo sendo local.
- IV. As variáveis declaradas dentro da função main() podem ser acessadas por todas as funções, por isso, são chamadas de variáveis globais.

Estão corretas as afirmações:

- a. I e II.
- b. I e IV.
- c. II e IV.
- d. I, II e III.
- e. II, III e IV.

QUESTÃO 15

Amplificadores de potência são normalmente usados como estágio de saída de amplificadores operacionais e em amplificadores de áudio de alta potência. Para os amplificadores de potência pode se afirmar o seguinte:

- I. Todas as configurações de amplificadores de potência podem ser classificadas de acordo com a corrente de coletor resultante da amplificação da corrente entrada em classe A, B e AB;
- II. Um estágio classe A conduz durante todo o ciclo do sinal de entrada;
- III. Um estágio classe A é polarizado com corrente quiescente de coletor igual a amplitude do sinal de corrente amplificado;
- IV. A máxima potência instantânea dissipada em um estágio classe A é igual a potência quiescente do transistor de potência e o rendimento é baixo;
- V. Os dois transistores de estágio classe AB são polarizados com uma pequena corrente conduzindo para pequenos sinais de entrada, e a distorção de cruzamento é eliminada.

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. I e IV.
- b. I, II e IV.
- c. I, III e V.
- d. II, IV e V.
- e. Todas as alternativas.

QUESTÃO 16

Os amplificadores de potência classe B são normalmente usados como estágio de saída de circuitos de alta potência como os amplificadores de áudio. Um amplificador classe B é constituído de transistores de potência como elementos amplificadores. Para os amplificadores classe B pode se afirmar o seguinte:


- I. O estágio classe B é polarizado com corrente contínua nula;
- II. Cada transistor de um estágio classe B conduz por apenas meio ciclo de entrada;
- III. O estágio classe B não dissipa potência quiescente;
- IV. O semiciclo negativo de um estágio classe B é fornecido por um segundo transistor gerando problema de distorção por cruzamento;
- V. A máxima potência dissipada de um estágio classe B acontece com $V_o = (2\pi)V_{cc}$ resultando em uma eficiência de 50%. Maiores valores de eficiência podem ser obtidos com um aumento da distorção harmônica total.

Neste caso, são verdadeiras apenas as seguintes sentenças:






- a. I e IV.
- b. I, II e IV.
- c. I, III e V.
- d. II, IV e V.
- e. Todas as alternativas.

QUESTÃO 17

Considere o circuito abaixo, onde inicialmente o capacitor se encontrava descarregado, e então, aplicou-se um sinal V_i originando um sinal V_o , representado a seguir:




Para que o sinal V_o tenha o comportamento como o apresentado, o sinal aplicado em V_i foi:

a. 	d. 
b. 	e. 
c. 	

QUESTÃO 18

O circuito abaixo utiliza amplificadores operacionais ideais.



Considerando do circuito, analise as afirmativas:

- I. A frequência de corte do circuito é de aproximadamente 10 kHz.
- II. Se a frequência de operação for maior do que a frequência de corte, o circuito se comportará como um derivador.
- III. Se a frequência de operação for menor do que a frequência de corte, o circuito se comportará como um amplificador inversor com ganho de tensão em malha fechada igual a 5 e defasamento de 180 graus.


Marque a alternativa correta.

- a. Somente a afirmativa I está correta.
- b. Somente a afirmativa II está correta.
- c. Somente a afirmativa III está correta.
- d. As afirmativas I e II estão corretas.
- e. As afirmativas I e III estão corretas.

QUESTÃO 19

Diagrama Ladder é uma linguagem gráfica baseada na lógica de relés e contatos elétricos para a realização de circuitos de comandos de acionamentos. Por ser a primeira linguagem utilizada pelos fabricantes, é a mais difundida e encontrada em quase todos os CLPs da atual geração (FRANCHI, 2008).


Considere o Diagrama Ladder a seguir:



A equação lógica correspondente a este Diagrama Ladder é:

- a. $L1 = A\overline{B} + C + \overline{B}D$.
- b. $L1 = A\overline{B} + A\overline{C} + \overline{B}D$.
- c. $L1 = A\overline{B} + C + \overline{B}D$.
- d. $L1 = A\overline{B}C + \overline{B} + D$.
- e. $L1 = (A + \overline{B}C)(\overline{B} + D)$.

QUESTÃO 20



Nome	Significado	Entrada/Saída	Tipo de dado
IN	Enable	Entrada	Bool
PT	Preset Time	Entrada	TIME
ET	Elapsed Time	Saída	TIME
Q	Quit	Saída	BOOL

A figura acima apresenta um Bloco temporizador genérico, onde a tabela acima está de acordo com a norma IEC 61131-3 (FRANCHI , 2008). A norma IEC 61131-3 estabelece ainda três instruções de temporização:

TP (Pulse Timer): temporizador de pulso;

TON (Timer OnDelay): retardo para ligar;

TOF (Timer OffDelay): retardo para desligar.

Considere as afirmativas a seguir:

- I. A contagem do tempo do temporizador de retardo para desligar (TOF) começa quando a entrada IN passa de verdadeira para falso (borda de descida) e a saída lógica Q permanece com nível lógico 1 até que o tempo previamente programado se esgote.
- II. Uma vez detectada a borda de subida na entrada (IN) do temporizador de pulso (TP), a saída permanece ligada mesmo que a entrada IN seja desligada. Porém, a qualquer momento em que uma nova borda de subida ocorrer na entrada (IN), a contagem é reinicializada.
- III. Quando a entrada IN vai para o nível lógico 1 do temporizador com retardo para ligar (TON), o registro que contém o valor acumulado ET é incrementado até PT. Quando ET=PT a saída Q do bloco é energizada. Porém, se a entrada for desativada antes de decorrido o tempo programado (PT), a temporização para e o tempo acumulado (ET) é reiniciado com o valor zero.

Neste caso, são verdadeiras apenas as seguintes sentenças:

- a. II e III.
- b. I e III.
- c. I e II.
- d. III.
- e. I.